Allocating the U.S. Department of Defense Budget: Revisiting the ‘Incremental/Fair Share Model’

Abstract

This article examines the ‘incremental/fair share model’ that was proposed by Alex Mintz in 1988 concerning the budget allocation of the U.S. Department of Defense. Although Mintz was unable to confirm the correctness of his model, this study demonstrated it to be statistically significant. In the statistical analyses, I used the two-stage least squares method and Durbin’s h-test to better scrutinize the model’s adequacy. Few previous studies have addressed the allocation of the U.S. defence budget; consequently, the incremental/fair-share model should constitute a starting point for further research on the U.S. defence budget allocation.     

基于秘密共享的卫星网络组密钥管理方案

针对卫星网络组密钥管理的重要性,提出了一个可认证的基于门限秘密共享的组密钥管理方案．结合卫星网络的动态拓扑结构特点,将地面站作为组成员的身份注册中心,以实现对组成员的身份认证,确保节点的合法性．为了提高组密钥的生成效率,选取≠一1颗可见时间长的卫星构建组密钥份额分发中心,降低了组密钥联合生成过程中的通信量．组密钥协商无需安全信道,节省了系统资源．安全性及性能分析表明,该方案不仅具有较强的安全性,而且还具有计算和通信量小的优点．参数分析表明,门限值k与组密钥更新周期T是影响方案安全性的2个重要因子．     

PMESI：一种优化进程私有数据访问的缓存一致性协议

并行应用程序中绝大部分的访存是对私有数据的访问,在cache一致性协议上不会产生冲突。传统一致性协议没有根据程序私有数据的访问模式进行针对性设计,存在着很大的优化空间。针对以上的问题,提出了一种支持私有状态的cache一致性协议PMESI,通过动态关闭和激活内存空间的cache一致性目录,优化私有内存空间的访问延迟和功耗。通过时钟精确模拟器的测试,PMESI协议优化了程序中54%的访存,并行程序的执行时间平均缩短了9%。     

管道金属磁记忆检测技术现状分析及发展研究

针对管道无损检测问题，阐述了金属磁记忆效应的基本原理，与传统无损检测方式比较，归纳了磁记忆检测的基本特性。在磁记忆检测仪器研发现状的基础上，设计了新型管道磁记忆／漏磁综合检测仪。从检测机理、信号处理和缺陷识别3个方面对检测技术研究现状进行分析和总结。探讨了检测机理的局限性，提出管道磁记忆检测技术的研究新方向。     

云计算系统虚拟机内存资源预留方法

为降低消费者租借云计算系统资源的开销,提出了成本约束的内存预留随机整数线性规划模型及方法。结合预留计划和按需计划的内存资源价格,设计包含成本及资源总量约束条件的随机开销函数,并以函数期望值最小化为目标,基于内存消耗量概率分布求出优化的内存预留量。试验表明,消费者利用该方法租借资源的开销比利用预留计划、按需计划及同类方法租借资源的开销更小。     

内存泄漏的一种静态分析方法

内存泄漏是C程序中常见的错误.从面向具体错误类型的测试思想出发,结合静态测试的特点,给出了一种静态查找此类错误的方法.此方法已经实现,并将应用于实际的测试过程.     

基于改进型小波阈值的磁记忆信号去噪研究

磁记忆检测信号易被外界噪声污染,使缺陷信号的可检测性受到极大影响。为消除噪声信号的不利影响,通过优化传统算法进行了磁记忆信号的消噪。硬阈值去噪得到的估计小波系数值连续性差,并会引起重构信号的振荡;而软阈值去噪会与原来的小波系数存在恒定偏差。在软、硬阈值函数的基础上,提出了一种改进型阈值函数,该阈值函数在一定程度上克服了传统方法的不足之处。仿真试验结果表明了改进型阈值函数对去除磁记忆信号噪声的适用性。     

基于程序特征分析的流处理器VLIW压缩技术与解压实现

代码体积和代码稀疏是VLIW处理器一直存在的问题.通过对一系列典型应用在流处理器上的程序特征进行分析,提出了一种新的VLIW分域压缩技术,剔除各个子域中的空操作,并设计了分布式指令存储器对压缩后的代码进行解压缩执行.实验证明,该技术能够减少MASA流处理器中近39％的片外指令访存,降低约65％的片上指令存储器空间需求;同时使得指令存储器面积和系统面积分别减少了约37％和8.9％.     

多核处理器验证中存储数据错误快速定位机制

提出并实现的一种数据错误快速定位机制(Fast Fault Location Mechanism,FFLM)面向多核处理器存储系统的功能验证,FFLM基于硬件仿真器构建多端口存储器黄金模型,通过在仿真过程中实时监控存储系统与处理器核之间的访存报文,在线比较被测系统访问真实存储器的数据与黄金模型中的对应数据是否一致,在错误数据从存储系统送入处理器核的时刻就能够发现数据错误。与传统方法相比,FFLM具有仿真速度快、硬件资源代价低以及定位错误时间短的优点。对自主设计的CMP-16多核处理器进行仿真时的统计数据表明:使用FFLM后定位数据错误的速度能够比未使用FFLM时平均提高6.5倍。     

存储体编译和布局协同的片上缓存设计方法

为了提高片上缓存的速度、降低面积和功耗,提出了一种存储体编译和布局协同的片上缓存设计方法。该方法基于存储体在芯片上的不同空间位置预估该存储体的时序余量,分别采用拆分/合并、尺寸调整、阈值替换和长宽比变形等多种配置参数穷举组合进行存储体编译,根据时序余量选择最优的静态随机存取存储器存储体编译配置。将该方法与现有的物理设计步骤集成为一个完整的设计流程。实验结果表明,该方法能够降低约9.9%的功耗,同时缩短7.5%的关键路径延时。